所设计的模型进行Simulink系统级仿真，并将输出的图像结果与MATLAB理论结果进行对比，以验证设计的准确性，由于Simulink中的仿真是属于系统级的，是对.mdl文件进行的仿真，而生成的VHDL语言是RTL级的，是针对具体的硬件结构的，这两者有可能存在软件理解上的差异，转换后的VHDL代码实现可能与.mdl模型的实现情况不完全相符，在进行Simulink仿真之后，还需要进行ModelSim仿真，检测各控制信号和数据信号，以验证所生成VHDL代码的正确性，给出测试结果分析。
①Matlab/Simulink建模 ②系统仿真 ③DSP Builder完成VHDL转换、综合、适配④ModelSim对TestBench功能仿真 ⑤ II直接完成适配（进行优化设置） ⑥ II完成时序仿真 ⑦引脚锁定 ⑧下载/配置与嵌入式逻辑分析仪实时测试⑨对配置器件编程，设计完成。
Matlab，Simulink，DSP Builder，ModelSim，II这几种软件工具相互作用，层层递进，致使实验结果与实际误差小，且化。
