RS232信号质量测试，信号一致性测试

RS232发射端框图可以表达为

我们要完成的工作实际上就是并串的转换。

该模块要能够自动添加串行的起始终止位；

该模块要能够响应TxD_start以开始数据传输（数据到来应该晚于Tx_start一个baudtick周期）；

在传输数据的时候，busy输出逻辑'1'；

数据接收端的框图如下所示：

该模块要完成的功能是：

串并转换，并且能够根据同步起始和终止位进行数据同步；

在串并转换完成之后data_ready输出一个时钟周期（baudtick）逻辑'1'，表明数据已经准备好；

由于在RS232的标准当中没有时钟线，采样的相位基本不可能保持一致。想象，如果采样的边沿时钟在数据跳变的边沿，这就总是会导致采样数据与发送数据不一致。在接收系统当中一般都会采用过采样的机制来保证数据的可靠性。这里我们采用8倍过采样的时钟对数据进行数据采样。

另一点，数据在传输的时候可能会产生一些尖峰，直接进行采样是有一些不妥的。为了保持数据结果的可靠性，在8个过采样周期，连续的4个数据都一致，我们才输出这比较可靠的数据输出。为了不产生数据延时，我们使用两个寄存器来接收数据