下图为仿真链路。
仿真出来的波形如下图所示。
(示意图) 从上图可以看出，PCI_OUT_3.3V输出先是以大约2.3V的半幅度来驱动总线，经过大约2ns延迟后，信号到达接收端，接收端阻抗不匹配，将信号反射回始端，反射信号经过2ns的延迟后到达始端，驱动信号与反射信号在始端出现叠加，使PCI_OUT_3.3V在大约4ns的位置达到全幅度3.3V。
之后经过短暂振荡后趋于平衡。
由于大多数PCI器件片内都内置了限幅器件，所以PCI信号在不在始端添加串行匹配电阻都可以使PCI信号很快平稳。
只是加串阻后，信号幅度更低，使PCI器件的使用寿命更长。
PCI仲裁器工作原理 假设PCI仲裁器上接三个PCI设备，如下图所示。
假定PCI1,PCI2,PCI3三个设备的优先级相同，上电后，PCI总线仲裁器会将PCI1设备的GNT1信号驱动为低电平(有效)。
即PCI1占用PCI总线。
如果此时PCI1上没有数据传输，但PCI2上有数据要传输，PCI2设备就会驱动REQ2为低电平来向仲裁器发出PCI总线使用请求。
仲裁器在时钟的上升沿采样到REQ2信号，在下一个时钟沿，PCI2将frame和IRDY驱动为低电平(frame和IRDY是所有PCI设备共用的)，仲裁器在时钟的上升沿采样到这两个信号后，就将GNT2驱动为低电平，应答PCI2的请求，这样，PCI2就拥有了PCI总线的使用权。