信号完整性SI测试 眼图分析

单价: 面议
发货期限: 自买家付款之日起 天内发货
所在地: 广东 深圳
有效期至: 长期有效
发布时间: 2023-12-15 11:31
最后更新: 2023-12-15 11:31
浏览次数: 67
发布企业资料
详细说明

什么是信号完整性?


信号完整性主要目的是在连结的线路中,维持信号完整的传递且不受其他因素干扰。而信号的检测结果,可能会因以下各种变因,皆可能影响量测信号好坏。

1. 测试点位

2. 受测物焊接角度

3. 信号走线长短

4. 周遭组件干扰

5. 桥接信号板

6. 量测手法

测试点位位置不同,测试结果的差异


信号完整性测试的重要性

随着工程技术的演进,新产品的开发结合各种外在的变因,信号完整度测试难度,比起过往单纯设备与环境已大幅提升。透过启威测的专业人员以及精密仪器,可从关键性问题找出产品潜藏的风险,避免造成产品上市后的再次除错与耗损。

启威测信号量测能力介绍Signal Measurement Capability:



总线信号/ BUS Signal

    (DDR2/3/4, Nand/Nor Flash, GDDR3/5, eMMC, Clock etc.)

媒体信号/ Media Signal

    (D-Sub, DVI, LVDS, HDMI1.4/2.0, DisplayPort1.2/1.4,MIPI etc.)

高速串行信号/ High-speed Serial Signal

    (Ethernet, USB2.0/3.0/3.1, SATA2/3, SAS2/3 PCIe 2.0/3.0 etc.)

电源/ Power

    (Power Noise, Reset, Power Sequence etc.)

低速信号/ Low-speed Signal

    (I2C/I2S, SDIO, Uart_BT, LPC, AC link, SPI etc.)



数字存储示波器参数介绍:

Bandwidth (带宽) : 8GHz

Sample Rate (采样率) :  20GS/s

Record Depth (存储深度) : 2MByte

Rise Time (上升时间20%~80%): 35ps

Input Sensitivity (输入灵敏度) : 5 mV/div to 1 V/div

Noise (底噪) typical: 950 µV/100mV/div

Timebase Range(时基范围): 25 ps to 40 s/div;

Trigger Jitter(触发抖动)(RMS):<1.5 psRMS (typical)

Jitter Noise Floor(抖动噪低): 420 fsRMS (typical)



更多关于信号完整性测试请来电咨询:

 尹小姐

手机:13631643024

邮箱:helen@

网址:www.

深圳市启威测标准技术服务有限公司

龙华实验室:深圳市龙华新区油松第十工业区东环二路二号

光明实验室:深圳市光明区白花洞丽霖工业区3栋1楼





相关信号产品
相关信号产品
相关产品