DDR3内存的时钟频率是核心频率的4倍，数据传输频率就是核心频率的8倍了。
一、DDR的基本原理
有很多文章都在探讨DDR的原理，但似乎也不得要领，甚至还带出一些错误的观点。我们看看一张DDR正规的时序图。
从中可以发现它多了两个信号： CLK#与DQS，CLK#与正常CLK时钟相位形成差分时钟信号。而数据的传输在CLK与CLK#的交叉点进行，可见在CLK的上升与下降沿（此时正好是CLK#的上升沿）都有数据被触发，从而实现DDR。在此，我们可以说通过差分信号达到了DDR的目的，甚至讲CLK#帮助了第二个数据的触发，但这只是对表面现象的简单描述，从严格的定义上讲并不能这么说。之能实现DDR，还要从其内部的改进说起。