DDR测试系统
产品简介
测试项目：DDR测试系统
目前主流的DDR2也有多种速度、多种容量和多种规格,从DDR-266的266MT/S、133MHz、2.5V电压，已经发展到了现在的DDR2-1066的1066MT/S、533MHz、1.8V电压。另外，低能耗DDR(LP-DDR，用于便携式计算机)和显存GDDR也是DDR的发展变化版本。目前主流的DDR也有多种速度、多种容量和多种规格,从DDR-266的266MT/S、133MHz、2.5V电压，已经发展到了现在的DDR3-1600,1.5V电压。另外，低能耗DDR(LP-DDR，用于便携式计算机)也是DDR的发展趋势之。
我们知道DRAM内部存储单元的频率提高比较困难且成本较高，DDR333的核心频 率已经达到了167MHz，为了解决外部数据传输率和核心速度之间的矛盾，DDR2采用了4bit Prefetch(数据预取架构)，因此DDR2 400的核心频率仅为100MHz，DDR2 533的核心频率为133MHz，因此DDR2很好的解决了DRAM核心频率和外部数据传输频率之间的问题。
从SDRAM开始，内存就可以和时钟同步，初的SDRAM采用了管线架构 (Pipeline architecture)，首先是地址信号(Add)和时钟(CLK)同步，地址信号经过译码选取内存队列中相应的单元，内存队列中选中的数据通过内部 数据总线输出到信号放大电路。SDRAM的信号输出部分也是和时钟信号同步的，这就好象一条连续的管线一样。由于全部操作都和时钟同步，因此也叫同步内 存。
DDR采用了2位预取(2-bit prefetch)，也就是2：1的数据预取，2bit预取架构允许内部的队列(column)工作频率仅仅为外部数据传输频率的一半。在SDRAM中数 据传输率完全参考时钟信号，因此数据传输率和时钟频率一样。DDR2采了4位预取(4-bit prefetch)，这就是DDR2提高数据传输率的关键，可以在不提高内部存储阵列频率的情况下提高数据输出带宽，未来的DDR3还有现在的RDRAM 采用了8位数据预取。
测试环境：DDR测试系统
DDRA的功能特性如下
1.新的自动配置向导，引导用户简便地完成设置和测试配置;
2.可识别和分析整个采集中的所有读/写突发;
3.为读和写绘制DQS和DQ眼图;
4.使用Pass/Fail极限执行JEDEC一致性测试;
5.使用片选判定多排测量;
6.简便地在一致性测试工具和分析/调试工具之间切换;
7.使用Pass/Fail信息、统计测量结果和测试设置信息，自动生成合并报告。
DDRA不是种独立式工具，可直接与泰克强大的抖动、眼图和定时分析工具DPOJE连接，完成更多测量项目：
1.周期/频率、占空比、幅度、上升/下降时间测量;
对于DDR的数字调试和验证，泰克的TLA7000系列逻辑分析仪+Nexus分析软件和NEXVu插卡式DIMM夹具提供了DDR2/3存储器数据采集、分析和协议检验及调试解决方案。
配件
测试夹具：DDR测试系统