GPIO信号完整性测试,电源纹波测试,眼图测试,下降时间测试SI信号测试

单价: 面议
发货期限: 自买家付款之日起 天内发货
所在地: 直辖市 上海
有效期至: 长期有效
发布时间: 2023-12-13 14:16
最后更新: 2023-12-13 14:16
浏览次数: 32
发布企业资料
详细说明
GPIO信号完整性测试,电源纹波测试,眼图测试,下降时间测试SI信号测试


5. D, 这些晶体管的发射** E 或源** S 都接到地线上, 只要有一个晶体管饱和, 这个结点(线)就被拉到地线电平上. 因为这些晶体管的基**注入电流(NPN)或栅**加上高电平(NMOS),晶体管就会饱和, 所以这些基**或栅**对这个结点(线)的关系是或非 NOR 逻辑. 如果这个结点后面加一个反相器, 就是或 OR 逻辑. 其实可以简单的理解为:在所有引脚连在一起时,外接一上拉电阻,如果有一个引脚输出为逻辑0,相当于接地,与之并联的回路“相当于被一根导线短路”,所以外电路逻辑电平便为0,只有都为高电平时,与的结果才为逻辑1。


------------------------------------

相关信号产品
相关信号产品
相关产品